COPYRIGHT: (C) 1995, JPO

DID:

JP 07183395 A

FPAR:

PURPOSE: To reduce current flowing through an insulating film and to enhance

the dielectric strength by forming a laminate of a plurality of insulating

films on a silicon layer and setting the band gap of lowermost SiO<SB>2</SB>

insulating film wider than that of a Ta<SB>2</SB>0<SB>5</SB> insulating film formed thereon

#### FPAR:

CONSTITUTION: A P-type impurity layer 102 is formed on the surface of an n-type

silicon substrate and SiO<SB>2</SB> is deposited thereon. p-type
polysilicon

104 deposited on the SiO<SB>2</SB> while containing boron by 10<SP>20</SP>/cm<SP>3</SP> is connected with the p-type impurity layer 102

through an opening made through the Sin. A two layer insulation film 105 of

SiO<SB>2</SB> (lower layer) and Ta<SB>2</SB>O<SB>5</SB> (upper layer) is then

deposited on the p-type polysilicon 104. Since p-type polysilicon is employed

for the underlying electrode, the barrier height of SiO<SB>2</SB> is increased

upon application of a positive voltage to the upper electrode. Consequently,

the tunneling probability of SiO < SB > 2 < /SB > layer is decreased and when a

negative voltage is applied to the upper electrode, the work function of upper

electrode increases thus decreasing the electric field in the Ta<SB>2</SB>0<SB>5</SB> layer.

CLIPPEDIMAGE= JP407183395A JP407183395A PUB-NO: DOCUMENT-IDENTIFIER: JP 07183395 A SEMICONDUCTOR DEVICE TITLE: PUBN-DATE: July 21, 1995 INVENTOR-INFORMATION: NAME KAGA, TORU YADORI, SHOJI NAKADA, MASAYUKI OJI, YUZURU KURE, TOKUO INT-CL (IPC): H01L021/8242; H01L027/108; H01F H01L021/822 ; H01L029/43 ABSTRACT: PURPOSE: To reduce current flowing through an film and to enhance the dielectric strength by forming a laminat $\epsilon$ ity of insulating films on a silicon layer and setting the band gap of lowermost SiO<SB>2</SB> insulating film wider than that of a Ta<SB>2</SB>0<SB>5</SB> insulating film formed thereon CONSTITUTION: A P-type impurity layer 102 is formed on the surface of an n-type silicon substrate and SiO<SB>2</SB> is deposited thereon. p-type polysilicon 104 deposited on the SiO<SB>2</SB> while containing boron by 10<SP>20</SP>/cm<SP>3</SP> is connected with the p-type impurity layer 102 through an opening made through the Sin. A two layer insulation film 105 of SiO<SB>2</SB>(lower layer) and Ta<SB>2</SB>O<SB>5</SB> (upper laver) is then deposited on the p-type polysilicon 104. Since p-type polysilicon is employed for the underlying electrode, the barrier height of SiO<SB>2</SB> is increased upon application of a positive voltage to the upper electrode. Consequently, the tunneling probability of SiO<SB>2</SB> layer is decreased and when a negative voltage is applied to the upper electrode, the work function of upper

electrode increases thus decreasing the electric field in the

Ta < SB > 2 < /SB > 0 < SB > 5 < /SB > layer.

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

### (11)特許出顧公開番号

# 特開平7-183395

(43)公開日 平成7年(1995)7月21日

(51) Int.Cl.* H01L	21/8242 27/108 27/04	<b>戦別記号</b>	<b>庁内整理番号</b>	FI					技術表示箇所
	21704		7210-4M-	Н	01L	27/ 10 27/ 04		325 C	
			審査請求	未請求	請求項		OL	(全 7 頁)	最終頁に続く
(21)出願番号	<del>}</del>	<b>特願平5-3237</b> 01		(71)	人類出	000005108 株式会社日立製作所			
(22) 出顧日		平成5年(1993)12月22日		(72) }	発明者	東京都千代田区神田駿河台四丁目6番地			

(72)発明者 宿利 章二

(72) 発明者 中田 昌之

(74)代理人 弁理士 小川 勝男

(54)【発明の名称】 半導体装置

(57)【要約】


【目的】 Ta2O5膜を用いたMIS型容量の絶縁耐圧を向上させる。

【構成】 p型多結晶シリコンを下地電極、その上にSiO2とTa2O5の順番に積層された積層絶縁膜、その上にTiNまたはWの上部電極を持つMIS型の容量。 【効果】 下地電極にp型の多結晶シリコンを用いることにより、従来のn型多結晶シリコンを用いた場合に比較して実効膜厚3nmの場合に約2MV/cm(SiO2中電界に換算した値)の耐圧向上が可能である。 **2** 1

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

東京都国分寺市東恋ケ電1丁目280番地 株式会社日立製作所中央研究所内

最終頁に続く



05/25/2001, EAST Version: 1.02.0008

1

#### 【特許請求の範囲】

【請求項1】高濃度のp型の導電型不純物を有するシリ コン層上に少なくとも2層の絶縁膜で構成される積層絶 縁膜があり、該積層絶縁膜上に金属、または導電性を有 する金属窒化物、または導電性を有する金属酸化物によ る電極を有する半導体装置において、該積層絶縁膜の最 下層絶縁膜のバンドギャップ(禁止帯)幅がその上に積 層された絶縁膜のバンドギャップ (禁止帯) 幅より大き いことを特徴とする半導体装置。

【請求項2】p型の導電型不純物を有するシリコン層が 10 多結晶シリコンであることを特徴とする請求項1記載の 半導体装置.

【請求項3】積層絶縁膜がSiO2と、その上に積層さ れたTa2O5を含む積層膜であることを特徴とする請求 項1記載の半導体装置。

【請求項4】積層絶縁膜がSiO2と、その上に積層さ れたSi3N4を含むことを特徴とする請求項1記載の半

【請求項5】W、またはMo、またはA1、またはT i、またはCu、またはPt、またはTaを電極とする 請求項1記載の半導体装置。

【請求項6】TiN、またはTaN、またはRuO₂を 電極とする請求項1記載の半導体装置。

【請求項7】半導体基板表面に形成され、基板の不純物 とは反対導電型の不純物を有する第1の不純物層と、 該第1の不純物層上に形成された第1の絶縁膜と、

該第1の絶縁膜上に形成され、かつ該第1の絶縁膜の開 孔を通じて該第1の不純物層に電気的に接続され、かつ p型不純物を有するシリコン層を有し、

該p型不純物を有するシリコン層上に、少なくとも2層 30 の絶縁膜で構成される積層絶縁膜を有し、

該積層絶縁膜上に金属、または導電性を有する金属窒化 物、または導電性を有する金属酸化物による電極を有す る半導体装置において、

該積層絶縁膜の最下層絶縁膜のバンドギャップ(禁止 帯) 幅がその上に積層された絶縁膜のバンドギャップ (禁止帯)幅より大きいことを特徴とする半導体装置。 【請求項8】第1の不純物層とp型不純物を有するシリ コン層との電気的接続境界部に、不純物に対する拡散バ リアを有することを特徴とする請求項7記載の半導体装 40 置。

【請求項9】TiNを拡散バリアとすることを特徴とす る請求項8記載の半導体装置。

【請求項10】第1の不純物層がp型拡散層であること を特徴とする請求項7記載の半導体装置。

【請求項11】第1の不純物層がMOSFET (Metal Oxide Semiconductor Field Effect Transistor) のソ ースまたはドレインに接続されていることを特徴とする 請求項7記載の半導体装置。

【請求項12】第1の不純物層がMOSFET (Metal

Oxide Semiconductor Field Effect Transistor) のソ ースまたはドレインに接続されていることを特徴とする 請求項8記載の半導体装置。

2

- 【請求項13】上記高濃度のp型の導電型不純物を有す るシリコン層は1019/cm3以上の濃度のp型の導電 型不純物を有することを特徴とする請求項1記載の半導 体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は高集積半導体記憶装置用 の電荷蓄積容量部構造、並びにこの電荷蓄積容量を有す る半導体記憶装置に関する。

【0002】半導体記憶装置、特にDRAM(Dynamic R andom Access Memory) に利用できる。

[0003]

【従来の技術】発明に最も近い公知例には、例えば特開 平01-261860「半導体装置」がある。ここで は、多結晶シリコンを下部電極としその上にSiO2と Ta2O5の順番に重ねた積層絶縁膜を有し、この積層絶 緑膜上に金属またはその窒化物の上部電極を有する容量 を形成している。

[0004]

20

【発明が解決しようとする課題】上記従来例を用いるこ とによってDRAM用の電荷蓄積容量を形成できるが、 SiO2とTa2O5の薄膜化に伴って絶縁耐圧が低下す る問題が発生し始めている。

[0005]

【課題を解決するための手段】絶縁耐圧の向上のために 構造を変える実験を行ない解析した結果、下地電極に高 濃度のp型多結晶シリコンを用いることで、絶縁膜中を 流れる電流を減らし絶縁耐圧を向上できることを見出し た。

[0006]

【作用】p型多結晶シリコンを下地電極に用いると、上 部電極に正電圧が印加されたときにはSiO2膜のバリ ア高が約1.1 V高くなることによってSiO2膜のト ンネル確率を減少させリーク電流が減り、上部電極に負 電圧が印加されたときには下地電極の仕事関数が1.1 V大きくなることによってTa2O5膜中の電界が減少し するためにTa2O6膜中のPoole-Frenkel電流が減りリ ーク電流が減る.

[0007]

【実施例】以下、本発明の実施例を図を用いて説明す

【0008】図1は本発明第1の実施例である。n型シ リコン基板101表面に形成されたp型不純物層102 を持ち、このp型不純物層上にSiO2103が形成さ れている。SiO2上に形成された1O20/cm3のボロ ンを含むp型多結晶シリコン104はSiO2の開孔部

50 を介してp型不純物層に接続されている。このp型多結

20

晶シリコン上には $SiO_2$  (下層) と $Ta_2O_5$  (上層) の2層絶縁膜105があり、 $Ta_2O_5$  (上層) 上にはTiN電極106がある。 $SiO_2$ の厚さは1nm、 $Ta_2O_5$ の厚さは10nmである。

【0009】p型多結晶シリコン中に含まれるボロン濃度は電圧が印加されたときの多結晶シリコン表面の空乏化を押さえるために濃いほどよいが、実用的には10<sup>19</sup>/cm³以上の濃度であれば使うことができる。また、本例では上部電極にTiNを用いたが、W、Mo、Cu、Al、Ti、Pt、Taなどの金属、あるいは、TaN、あるいはRuO2などの使用も考えられる。また、絶縁膜としてSiO2(下層)とSi3N4(上層)の組合せ等、一般的には上層のバンドギャップが下層に比べて小さい2層の積層材料を使ってもよい。またこの2層絶縁膜の上にさらに他の絶縁膜が積層された構造であってもよい。

【0010】図2は本発明第2の実施例である。図2の例では、図1に示したp型多結晶シリコン104とp型不純物層102の間に不純物拡散バリアとして耐熱性もあるTiN107を形成してある。この構造では、p型多結晶シリコンと102の不純物層の間で不純物の相互拡散が起きないため、102の不純物がn型であっても不純物相互拡散に起因する導通不良の問題を生じない。すなわち、実施例の図1および図2では、pチャネル型の素子上にp型多結晶シリコンの下地電極を有する容量を形成した構成になっているが、図2の構造を用いれば、nチャネル型の素子上にも同様の容量を形成することができる。

【0011】図3は図1および図2の構造の容量絶縁膜を流れるリーク電流を、従来のn型多結晶シリコンを下 30部電極とする容量のリーク電流と比較した結果を示す。 実効膜厚(単位面積当りの静電容量とSiO2の誘電率で計算したSiO2膜換算の膜厚)は約3nmである。

【0012】p型多結晶シリコンを使った場合、ゲート (上部電極)に正/負いずれの電圧を印加した場合であってもリーク電流が低減していることがわかる。

【0013】図4は厚さ12nmのTa2Os膜を被着して形成した容量の実効耐圧(単位面積当りの静電容量とSiO2の誘電率で計算したSiO2膜中換算の電界強度。実効耐圧下では10nA/cm<sup>2</sup>のリーク電流が流れる。)と、実効膜厚の関係を示した。

【0014】白丸はp型多結晶シリコンを使った場合であって、ゲート(上部電極)に負バイアスの電圧を印加したときの実効耐圧を示し、黒丸はp型多結晶シリコンを使った場合であって、ゲート(上部電極)に正バイアスの電圧を印加したときの実効耐圧を示す。

【0015】ハッチングされた線はリンドープされた n型多結晶シリコンを使った場合であって、ゲート (上部電極)に正バイアスの電圧を印加したときの実効耐圧である。

【0016】実効膜厚が3nmのときのp型多結晶シリコン上の容量絶縁膜の実効耐圧は、n型多結晶シリコン上の容量絶縁膜の実効耐圧に比べ2MV/cm程度以上改善していることがわかる(黒丸が示す最低実効耐圧は約3MV/cm、一方n型多結晶シリコンを使った場合は約1MV/cm)。

【0017】図5はn型多結晶シリコンまたはp型多結晶シリコンを下地電極とするTa2O5膜/SiO2膜の2層絶縁膜を用いた容量のフラットバンド状態のバンド10 構造を示す。下地電極がp型の場合、SiO2側の電子に対するバリア高がn型の場合に比べ1.1eV高くなる。このためゲート(上部電極)に正電圧が印加された場合、下地電極からの電子トンネルが抑制され、リーク電流が減る。一方、ゲートに負バイアスが印加された場合は、p型下地電極を用いた場合にTa2O5膜中の電界強度が減少し、膜中のPoole-Frenkel電流が減少してリーク電流が減る。

【0018】リーク電流低減効果は、非常に良く似たバンド構造を持つ絶縁膜、例えばSi3N4/SiO2積層膜であっても現われることは言うまでもない。

【0019】図6は本発明第3の実施例を示す2交点方式DRAM (Dynamic Random Access Memory)メモリセルの平面レイアウト図である。

【0020】図において、201はアクティブ領域、2 02はMOSFET (Metal OxideSemiconductor Field Effect Transistor) のゲートを構成するワード線、2 03はアクティブ領域とp型多結晶シリコンで形成され た容量下部電極204とを接続するための接続孔、20 5は容量の上部電極を形成するためのプレートパター ン、206はアクティブ領域とデータ線207を接続するためのコンタクト穴である。

【0021】図6のA-A'部の断面部分の構造を示すのが図7である。

【0022】図では、p型シリコン基板301上に素子分離用のSiO2層302と、n型拡散層307、ゲートSiO2303、ワード線304等で構成されたMOSFETがある。n型拡散層はTiN309を介して、WSi2で形成されたデータ線314またはp型多結晶シリコンで形成した下部電極104に電気的に接続されている。p型多結晶シリコン電極104上には厚さ10nmのTa2O5膜と厚さ1nmのSiO2で構成された2層絶縁膜があり、その上には厚さ100nmのTiNを用いた上部電極(プレート)がある。

【0023】図8は本発明第4の実施例を示す擬似2交 点方式(または1/4ピッチ方式)DRAMメモリセル の平面レイアウト図である。

【0024】アクティブ領域201のレイアウトに変更を行なった結果、データ線のレイアウトが直線的でシンプルなものに変わっている。また、この構造の場合、図506の構造に比較して接続孔203の近隣に隣接メモリセ

ルのアクティブ領域がないため、接続孔形成時に下地部分の素子分離用SiO₂が削られて、これが原因となる素子分離領域の電流リーク(隣接メモリセル間の電流リーク)が起きにくい。

【0025】図9から図18は、図7に示した実施例の 製造方法を示す実施例である。

【0026】p型シリコン基板101(図9)上に、公知のLOCOS(Local Oxidation of Silicon)法により素子分離領域の厚さ400nmのSiO2層302を形成した後、公知の熟酸化法を用いて厚さ6nmのゲー 10トSiO2膜303を形成する(図10)。

【0027】次に公知の化学気相成長法(CVD法)を 用いて n型不純物を含む厚さ150 nmの多結晶シリコン304と厚さ300 nmのSiO2305を被着する (図11)。

【0028】図示されてはいないが、所定のレジストバターンを用いて $SiO_2$ と多結晶シリコンをエッチングしワード線を形成し、さらに基板表面にイオン打ち込み法を用いてn型不純物層307を形成する(図12)。

【0029】次に、CVD法を用いて厚さ100nmの 20 SiO2膜を被着し、エッチバックしてワード線をSi O2膜306で絶縁する。さらに、CVD法により厚さ 300nmのSi3N4膜を被着し、エッチバックして絶 縁したワード線間をSi3N4膜308で平坦化する(図 13)。

【0030】n型不純物領域上のSi3N4膜に、図示されてはいないレジストパターンを用いて穴パターンを形成した後、スパッタリング法で厚さ50nmのTiN膜を被着し、さらにCVD法で厚さ200nmのTiN膜を被着し、さらにエッチバックをすることによってTi 30N309を埋め込む(図14)。

【0031】次に厚さ50nmのSiO2膜をCVD法により被着し、TiN上の所定の位置330に開孔部を形成した後、厚さ100nmのWSi2と厚さ200nmのSiO2で構成されたデータ線を、CVD法、リソグラフィ、ドライエッチング法を組合せて形成する(図15)。

【0032】引き続き、CVD法を用いて厚さ100nmのS  $iO_2$ 膜を被着しエッチバックを行なって、データ線側壁に絶縁用のS  $iO_2$ 膜332を形成し、引き続きCVD法で厚さ200nmのS  $i_3N_4$  膜333と厚さ200nmのS  $iO_2$  膜334を被着する(図16)。

【 ② 1 4 】 ② 7 えば3 3 4 等の領域のSi O 2 膜、Si 3 N 4 膜をこの順 番にエッチングし、厚さ5 0 n m の p 型 8 結晶シリコン と図示されてはいないが厚さ 2 0 0 n m の Si O 2 を C V D 法で被着する。厚さ 2 0 0 n m の Si O 2 と厚さ 5 O n m の p 型 9 結晶シリコンをエッチバックした後、穴 内に残った Si O 2 と p 型 9 結晶シリコン 周囲の Si O 2 を H F 水溶液を 用いて除去し、円筒型の p 型下地電極 3 50 断面図である。

35を形成する(図17)。

【0034】次に、 $Ta(OC_2H_5)_5$ をソースとする 熱分解方式低圧CVD法を用いて、厚さ10nmの $Ta_2O_5$  膜を被着し、700℃30分の $O_2$ アニール、および850℃10分のArアニールを施す。Arアニールは、 $Ta_2O_5$  膜の膜質を改善させるとともに、下地多結晶シリコン電極から $Ta_2O_5$  膜中へのシリコン拡散を防ぐ効果を有する。 $O_2$ アニールの最に $Ta_2O_5$  膜下のP型多結晶シリコン表面に厚さ約1nmの $SiO_2$  膜が形成される。最後にCVD法を用いてTiNを被着し、図示されてはいないが所定のパターンにエッチングしてDRAMHのメモリセルが形成される(図18)。

6

[0035]

【発明の効果】本発明によれば、高集積微細DRAM用のTa2O5膜容量の絶縁膜耐圧を向上することができ、これによって容量絶縁膜の薄膜化、従って、静電容量の増加が可能となる。

【図面の簡単な説明】

【図1】本発明第1の実施例を示す断面図である。

【図2】本発明第2の実施例を示す断面図である。

【図3】本発明第1および第2の実施例による絶縁膜の リーク電流低減効果を示す電気特性データである。

【図4】本発明第1および第2の実施例による絶縁膜の リーク電流低減効果を示しており、実効耐圧と実効膜厚 の関係を示す電気特性データである。

【図5】本発明のリーク電流低減の原理を説明するため のバンド構造図である。

【図6】本発明第3の実施例である2交点方式DRAMのレイアウト図である。

80 【図7】図6のA-A'部の断面構造を示す。

【図8】本発明第4の実施例である擬似2交点方式DRAMのレイアウト図である。

【図9】図7に示す構造を製造するための工程を示す断面図である。

【図10】図7に示す構造を製造するための工程を示す 断面図である。

【図11】図7に示す構造を製造するための工程を示す 断面図である。

【図12】図7に示す構造を製造するための工程を示す 40 断面図である。

【図13】図7に示す構造を製造するための工程を示す 断面図である。

【図14】図7に示す構造を製造するための工程を示す 断面図である。

【図15】図7に示す構造を製造するための工程を示す 断面図である。

【図16】図7に示す構造を製造するための工程を示す 断面図である。


【図17】図7に示す構造を製造するための工程を示す。 0 断面図である。 7


【図18】図7に示す構造を製造するための工程を示す 断面図である。

### 【符号の説明】


101・n型シリコン基板、102・p型不純物領域、103・SiO2、104・p型多結晶シリコン、105・Ta2O5/SiO2絶縁膜、106・TiN、107・TiN、201・アクティブ領域、202・ワード線、203・接続孔、204・下地電極、205・プレ

8 ート、206…コンタクト穴、207…データ線、30 1…p型シリコン基板、302…SiO2、303ゲートSiO2、304…n型多結晶シリコン(ワード 線)、305…SiO2、306…SiO2、307… n型不純物領域、308…Si3 N4、309…Ti N、314…WSi2、401…SiO2、402…Si O2、403…Si3N4。






【図17】



【図18】



フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

HO1L 21/822 29/43

7210-4M

HO1L 27/10

325 J

8826-4M

29/46

T

(72)発明者 大路 譲

東京都国分寺市東恋ケ篷1丁目280番地株式会社日立製作所中央研究所内

(72)発明者 久▲禮▼ 得男

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内